meta data for this page
  •  

Differences

This shows you the differences between two versions of the page.

Link to this comparison view

Both sides previous revisionPrevious revision
Next revision		Previous revision
wiki:storage:array_cpu_bus_over_provisioning [2022/03/23 13:14] – mchuswiki:storage:array_cpu_bus_over_provisioning [2022/08/29 07:26] (current) – mchus
Line 1: Line 1:
 +====== Переподписка на шине процессора современных СХД ======
  
 +^                 ^ CPU                                                     | CPU/node  | CPU/sys  | CPU inerconnect  | PCIrev.  | PCIe Channels  | PCIe / node  | IO slot channel  | IO slots / node  | IO channel / node  | Cluster interconnect  | Node CPU channels left  |
 +| Netapp A800     | 2.10 GHz Intel Xeon Platinum 8160                       | 2         | 4        | QPI              | v3       | 48             | 96           | 16               | 5                | 80                 | 0 (over IO ports)     | 16                      |
 +| Dorado 6000 v6  | Kunpeng 920 2.6 GHz (в каждом CPU есть 2х100Гбит сеть)  | 3         | 6        | Hydra (3x8)      | v4       | 40             | 120          | 16               | 12               | 192                | 0 (over IO ports)     | -72                     |
 +| Dorado 5000 v6  | Kunpeng 920 2.6 GHz (в каждом CPU есть 2х100Гбит сеть)  | 2         | 6        | Hydra (3x8)      | v4       | 40             | 80           | 16               | 12               | 192                | 0 (over IO ports)     | -112                    |
 +
 +{{tag>dorado netapp favourites datasheet}}